开放代码社区 › 香山开源高性能RISC-V处理器
香山开源高性能RISC-V处理器
基础设施与运维Python香山（XiangShan）是一款开源的高性能 RISC-V 处理器，采用 Chisel/Scala 硬件设计语言开发，历经雁栖湖、南湖、昆明湖三代微架构迭代。项目提供完整的处理器设计代码、缓存子系统、运算子模块及协同仿真框架，支持生成 Verilog、Verilator 仿真与调试，适用于处理器架构研究、教学验证及 RISC-V 生态应用开发。
仓库地址
https://gitee.com/OpenXiangShan/XiangShan.gitREADME
# 香山 香山（XiangShan）是一款开源的高性能 RISC-V 处理器。 [English](https://gitee.com/OpenXiangShan/XiangShan/blob/kunminghu-v3/README.md) | 中文 ## 文档和报告 香山的文档托管在 [docs.xiangshan.cc](https://docs.xiangshan.cc)。 香山设计文档（适用于昆明湖 V2R2）已经发布，您可在此处查看：[docs.xiangshan.cc/projects/design](https://docs.xiangshan.cc/projects/design/) 香山用户文档已单独发布，您可在此处查看：[docs.xiangshan.cc/projects/user-guide](https://docs.xiangshan.cc/projects/user-guide/)、[XiangShan-User-Guide/releases](https://github.com/OpenXiangShan/XiangShan-User-Guide/releases). 我们将性能数据保存到 [XiangShan Dashboard](https://dashboard.xiangshan.cc)，您可以在其中查看每个 commit 的 EMU-Performance CI 数据、每日 0.3c SPEC 回归以及每周 1.0c SPEC 回归的性能数据。 我们正在使用 [Weblate](https://hosted.weblate.org/projects/openxiangshan/) 将本项目文档翻译为英文及其他语言。欢迎大家参与翻译工作，帮助我们一起完善文档！ 所有香山文档均采用 CC-BY-4.0 协议授权。 ## 论文发表情况 ### MICRO 2022: Towards Developing High Performance RISC-V Processors Using Agile Methodology 我们在 MICRO'22 会议上的论文介绍了香山处理器及敏捷开发实践经验，包括一些面向设计、功能验证、调试、性能评估等方面的敏捷开发工具。论文得到了 Artifact Evaluation 的所有三个徽章。    [Paper PDF](https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan.pdf) | [IEEE Xplore](https://ieeexplore.ieee.org/abstract/document/9923860) | [BibTeX](https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan.bib) | [Presentation Slides](https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan-slides.pdf) | [Presentation Video](https://www.bilibili.com/video/BV1FB4y1j7Jy) ## 关注我们 Wechat/微信：香山开源处理器 <div align=left><img width="340" height="117" src="https://web-code-img.oss-cn-shanghai.aliyuncs.com/readme/30055868f95943931d010591.png"/></div> Zhihu/知乎：[香山开源处理器](https://www.zhihu.com/people/openxiangshan) Weibo/微博：[香山开源处理器](https://weibo.com/u/7706264932) 可以通过[我们的邮件列表](mailto:xiangshan-all@ict.ac.cn)联系我们。列表中的所有邮件会存档到[这里](https://www.mail-archive.com/xiangshan-all@ict.ac.cn/)。 ## 处理器架构 自 2020 年 6 月开始开发的[雁栖湖](https://github.com/OpenXiangShan/XiangShan/tree/yanqihu)为香山处理器的首个稳定的微架构。 香山的第二代微架构被命名为[南湖](https://github.com/OpenXiangShan/XiangShan/tree/nanhu)。 香山的第三代微架构（昆明湖）正在 kunminghu-v2 和 kunminghu-v3 分支上不断开发中。 昆明湖 V2 微架构概览：  ## 分支维护情况 | 代际-版本 | 分支 | 维护? | 开发? | | --------- | --------------------------------------------------------------------------------------- | ------------ | ------------ | | 雁栖湖 | [yanqihu](https://github.com/OpenXiangShan/XiangShan/tree/yanqihu) | ✅(minimum) | | | 南湖-V2 | [nanhu](https://github.com/OpenXiangShan/XiangShan/tree/nanhu) | ✅(minimum) | | | 南湖-V3 | [Siudya/Nanhu](https://github.com/Siudya/Nanhu/tree/main) | | | | 南湖-V5 | [OpenXiangShan-Nanhu/OpenNanhu-V5](https://github.com/OpenXiangShan-Nanhu/OpenNanhu-V5) | ✅ | ✅ | | 昆明湖-V2 | [kunminghu-v2](https://github.com/OpenXiangShan/XiangShan/tree/kunminghu-v2) | ✅ | | | 昆明湖-V3 | [kunminghu-v3](https://github.com/OpenXiangShan/XiangShan/tree/kunminghu-v3) | ✅ | ✅ | 目前昆明湖 V3 仍处于快速迭代阶段，功能不稳定，如您希望基于香山进行研究、验证或应用，建议优先考虑昆明湖 V2。 本节内容时效性较强，如果您认为内容可能过时，欢迎在 issue 中提出，我们会尽快更新。 更新日期：2026/06/30 ## 目录概览 以下是一些关键目录： ``` . ├── src │ └── main/scala # 设计文件 │ ├── device # 用于仿真的虚拟设备 │ ├── system # SoC 封装 │ ├── top # 顶层模块 │ ├── utils # 复用封装 │ └── xiangshan # 主体设计代码 │ └── transforms # 一些实用的 firrtl 变换代码 ├── scripts # 用于敏捷开发的脚本文件 ├── yunsuan # 香山运算子模块 ├── XSCache # 香山缓存子系统子模块 ├── difftest # 香山协同仿真框架 └── read-to-run # 预建的仿真镜像文件 ``` ## IDE 支持 ### bsp ``` make bsp ``` ### IDEA ``` make idea ``` ## 生成 Verilog * 运行 `make verilog` 以生成 verilog 代码。该命令会在 `build/rtl/` 目录下生成多个 `.sv` 文件（例如 `build/rtl/XSTop.sv`）。 * 更多信息详见 `Makefile`。 ## 仿真运行 ### 环境搭建 * 设定环境变量 `NEMU_HOME` 为[香山 NEMU](https://github.com/OpenXiangShan/NEMU) 在您机器上的绝对路径。 * 设定环境变量 `NOOP_HOME` 为香山工程文件夹的绝对路径。 * 设定环境变量 `AM_HOME` 为[香山 AM](https://github.com/OpenXiangShan/nexus-am) 的绝对路径。 * 项目使用 `mill` 进行 scala 编译，因此需要安装 `mill`，详见 [mill 手动安装指南](https://com-lihaoyi.github.io/mill/mill/Intro_to_Mill.html#_installation)（目前仅英文版本）。 * 克隆本项目，运行 `make init` 以初始化本项目引用的开源子模块。 ### 运行仿真 * 安装开源 verilog 仿真器 [Verilator](https://verilator.org/guide/latest/)。 * 运行 `make emu` 以利用 Verilator 构建 C++ 仿真器 `./build/emu`。 * 运行 `./build/emu --help` 可以获得仿真器的各种运行时参数。 * 更多细节详见 `Makefile` 与 `verilator.mk`。 运行示例： ```bash make emu CONFIG=MinimalConfig EMU_THREADS=2 -j10 ./build/emu -b 0 -e 0 -i ./ready-to-run/coremark-2-iteration.bin --diff ./ready-to-run/riscv64-nemu-interpreter-so ``` ### 运行 xspdb * 安装多语言芯片验证辅助工具 [picker](https://github.com/XS-MLVP/picker)。 * 运行 `make pdb`，使用 picker 构建香山的二进制版本。 * 运行 `make pdb-run`，启动香山二进制版本。 运行示例： ```bash $ make pdb-run [Info] Set PMEM_BASE to 0x80000000 (Current: 0x80000000) [Info] Set FIRST_INST_ADDRESS to 0x80000000 (Current: 0x80000000) Using simulated 32768B flash [Info] reset dut complete > XiangShan/scripts/pdb-run.py(13)run() -> while True: (XiangShan) xload ready-to-run/microbench.bin # 加载需要运行的 bin 文件 (XiangShan) xwatch_commit_pc 0x80000004 # 设置观察点 (XiangShan) xistep 3 # 执行到接下来三条指令提交；若命中观察点则提前停止 [Info] Find break point (Inst commit), break (step 210